forked from ics-jku/goldcrest-microcode-verification
-
Notifications
You must be signed in to change notification settings - Fork 0
Expand file tree
/
Copy pathmicrocode.rkt
More file actions
272 lines (266 loc) · 9.1 KB
/
microcode.rkt
File metadata and controls
272 lines (266 loc) · 9.1 KB
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
#lang rosette
(require "model.rkt")
(define microcode
(list
(subleq TMP0 TMP0 (bv 1 8))
(subleq IMMI TMP0 (bv 1 8))
(subleq NEXT RVPC (bv 1 8))
(subleq TMP0 SRC1 (bv 255 8))
(subleq NEXT RVPC (bv 1 8))
(subleq IMMI SRC1 (bv 255 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq SRC2 SRC2 (bv 1 8))
(subleq RVPC TMP0 (bv 1 8))
(subleq TMP0 SRC2 (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq IMMI TMP0 (bv 1 8))
(subleq NEXT RVPC (bv 1 8))
(subleq TMP0 SRC2 (bv 255 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq IMMI TMP0 (bv 1 8))
(subleq NEXT RVPC (bv 1 8))
(subleq TMP0 SRC1 (bv 255 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq TMP1 TMP1 (bv 1 8))
(subleq SRC2 SRC2 (bv 1 8))
(subleq IMMI TMP0 (bv 1 8))
(subleq RVPC TMP1 (bv 1 8))
(subleq TMP0 RVPC (bv 1 8))
(subleq TMP1 SRC2 (bv 1 8))
(subleq NEXT SRC2 (bv 255 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq TMP1 TMP1 (bv 1 8))
(subleq TMP2 TMP2 (bv 1 8))
(subleq TMP3 TMP3 (bv 1 8))
(subleq SRC1 TMP1 (bv 1 8))
(subleq TMP1 IMMI (bv 1 8))
(subleq TMP1 TMP1 (bv 1 8))
(subleq WORD TMP0 (bv 1 8))
(subleq INCR TMP0 (bv 1 8))
(subleq IMMI TMP3 (bv 1 8))
(subleq TMP2 TMP2 (bv 1 8))
(subleq IMMI TMP2 (bv 1 8))
(subleq TMP2 IMMI (bv 1 8))
(subleq INCR TMP0 (bv -3 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq IMMI TMP0 (bv 2 8))
(subleq INCR TMP3 (bv 1 8))
(subleq IMMI IMMI (bv 1 8))
(subleq TMP3 IMMI (bv 1 8))
(subleq IMMI TMP1 (bv 1 8))
(subleq NEXT RVPC (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq RVPC TMP0 (bv 1 8))
(subleq RVPC RVPC (bv 1 8))
(subleq TMP1 RVPC (bv 1 8))
(subleq SRC1 SRC1 (bv 1 8))
(subleq TMP0 SRC1 (bv 255 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq TMP1 TMP1 (bv 1 8))
(subleq SRC1 TMP0 (bv 1 8))
(subleq TMP0 TMP1 (bv 1 8))
(subleq SRC2 SRC1 (bv 2 8))
(subleq TMP0 TMP0 (bv 2 8))
(subleq TMP1 SRC2 (bv 2 8))
(subleq NEXT RVPC (bv 255 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq IMMI TMP0 (bv 1 8))
(subleq TMP0 RVPC (bv 255 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq TMP1 TMP1 (bv 1 8))
(subleq SRC1 TMP0 (bv 1 8))
(subleq TMP0 TMP1 (bv 1 8))
(subleq SRC2 SRC1 (bv 2 8))
(subleq TMP0 TMP0 (bv 2 8))
(subleq TMP1 SRC2 (bv 4 8))
(subleq TMP2 TMP2 (bv 1 8))
(subleq IMMI TMP2 (bv 1 8))
(subleq TMP2 RVPC (bv 255 8))
(subleq NEXT RVPC (bv 255 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq TMP1 TMP1 (bv 1 8))
(subleq SRC2 TMP0 (bv 3 8))
(subleq SRC1 TMP1 (bv 5 8))
(subleq TMP1 TMP1 (bv 3 8))
(subleq SRC1 TMP1 (bv 2 8))
(subleq TMP1 TMP1 (bv 5 8))
(subleq SRC1 SRC2 (bv 4 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq IMMI TMP0 (bv 1 8))
(subleq TMP0 RVPC (bv 255 8))
(subleq NEXT RVPC (bv 255 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq TMP1 TMP1 (bv 1 8))
(subleq SRC2 TMP0 (bv 3 8))
(subleq SRC1 TMP1 (bv 5 8))
(subleq TMP1 TMP1 (bv 3 8))
(subleq SRC1 TMP1 (bv 2 8))
(subleq TMP1 TMP1 (bv 3 8))
(subleq SRC1 SRC2 (bv 2 8))
(subleq NEXT RVPC (bv 255 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq IMMI TMP0 (bv 1 8))
(subleq TMP0 RVPC (bv 255 8))
(subleq TMP2 TMP2 (bv 1 8))
(subleq WORD TMP2 (bv 1 8))
(subleq TMP1 TMP1 (bv 4 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq TMP1 TMP0 (bv 1 8))
(subleq TMP0 TMP1 (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq SRC1 TMP0 (bv 4 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq IMMI TMP0 (bv 4 8))
(subleq TMP0 TMP0 (bv 5 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq IMMI TMP0 (bv 2 8))
(subleq INCR TMP1 (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq SRC1 TMP0 (bv 1 8))
(subleq TMP0 SRC1 (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq IMMI TMP0 (bv 1 8))
(subleq TMP0 IMMI (bv 1 8))
(subleq INCR TMP2 (bv -17 8))
(subleq NEXT RVPC (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq TMP0 TMP1 (bv 255 8))
(subleq TMP2 TMP2 (bv 1 8))
(subleq WORD TMP2 (bv 1 8))
(subleq TMP1 TMP1 (bv 4 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq TMP1 TMP0 (bv 1 8))
(subleq TMP0 TMP1 (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq SRC1 TMP0 (bv 3 8))
(subleq INCR TMP1 (bv 1 8))
(subleq TMP0 TMP0 (bv 5 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq IMMI TMP0 (bv 2 8))
(subleq INCR TMP1 (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq SRC1 TMP0 (bv 1 8))
(subleq TMP0 SRC1 (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq IMMI TMP0 (bv 1 8))
(subleq TMP0 IMMI (bv 1 8))
(subleq INCR TMP2 (bv -16 8))
(subleq NEXT RVPC (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq TMP0 TMP1 (bv 255 8))
(subleq TMP2 TMP2 (bv 1 8))
(subleq WORD TMP2 (bv 1 8))
(subleq TMP1 TMP1 (bv 4 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq TMP1 TMP0 (bv 1 8))
(subleq TMP0 TMP1 (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq SRC1 TMP0 (bv 4 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq IMMI TMP0 (bv 2 8))
(subleq INCR TMP1 (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq SRC1 TMP0 (bv 1 8))
(subleq TMP0 SRC1 (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq IMMI TMP0 (bv 1 8))
(subleq TMP0 IMMI (bv 1 8))
(subleq INCR TMP2 (bv -14 8))
(subleq NEXT RVPC (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq TMP0 TMP1 (bv 255 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq TMP1 TMP1 (bv 1 8))
(subleq SRC1 TMP1 (bv 1 8))
(subleq SRC1 SRC1 (bv 1 8))
(subleq IMMI TMP0 (bv 4 8))
(subleq TMP1 SRC1 (bv 1 8))
(subleq TMP1 TMP1 (bv 1 8))
(subleq SRC1 TMP1 (bv 1 8))
(subleq INCR TMP0 (bv -3 8))
(subleq NEXT RVPC (bv 1 8))
(subleq TMP1 SRC1 (bv 255 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq SRC2 SRC2 (bv 1 8))
(subleq SRC1 TMP0 (bv 3 8))
(subleq CONE SRC2 (bv 1 8))
(subleq TMP0 TMP0 (bv 3 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq SRC2 SRC2 (bv 1 8))
(subleq TMP5 TMP5 (bv 1 8))
(subleq WORD TMP5 (bv 1 8))
(subleq IMMI TMP0 (bv 1 8))
(subleq TMP0 TMP5 (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq SRC1 TMP0 (bv 6 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq SRC2 TMP0 (bv 1 8))
(subleq TMP0 SRC2 (bv 1 8))
(subleq INCR SRC2 (bv 1 8))
(subleq TMP0 TMP0 (bv 4 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq SRC2 TMP0 (bv 1 8))
(subleq TMP0 SRC2 (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq TMP5 TMP0 (bv 6 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq SRC1 TMP0 (bv 1 8))
(subleq TMP0 SRC1 (bv 1 8))
(subleq INCR TMP5 (bv 1 8))
(subleq TMP0 TMP0 (bv -16 8))
(subleq NEXT RVPC (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq TMP0 SRC2 (bv 255 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq TMP1 TMP1 (bv 1 8))
(subleq IMMI TMP0 (bv 4 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq SRC1 TMP0 (bv 7 8))
(subleq TMP0 TMP0 (bv 5 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq SRC1 TMP0 (bv 3 8))
(subleq TMP0 TMP0 (bv 4 8))
(subleq TMP1 TMP1 (bv 1 8))
(subleq SRC1 IMMI (bv 2 8))
(subleq CONE TMP1 (bv 1 8))
(subleq TMP0 TMP0 (bv 1 8))
(subleq NEXT RVPC (bv 1 8))
(subleq TMP1 TMP0 (bv 255 8))))
(define SLLI-PC (bv 167 9))
(define LH-PC (bv 14 9))
(define SUB-PC (bv 4 9))
(define SB-PC (bv 14 9))
(define JAL-PC (bv 18 9))
(define SW-PC (bv 14 9))
(define BNE-PC (bv 64 9))
(define LB-PC (bv 14 9))
(define SRL-PC (bv 183 9))
(define SLTI-PC (bv 218 9))
(define AUIPC-PC (bv 6 9))
(define OR-PC (bv 123 9))
(define JALR-PC (bv 26 9))
(define LW-PC (bv 14 9))
(define SH-PC (bv 14 9))
(define SLTIU-PC (bv 209 9))
(define ADDI-PC (bv 0 9))
(define SLTU-PC (bv 209 9))
(define BGE-PC (bv 94 9))
(define ORI-PC (bv 123 9))
(define ADD-PC (bv 0 9))
(define BLTU-PC (bv 75 9))
(define SLT-PC (bv 218 9))
(define XOR-PC (bv 99 9))
(define SRAI-PC (bv 178 9))
(define XORI-PC (bv 99 9))
(define BGEU-PC (bv 87 9))
(define ANDI-PC (bv 146 9))
(define LHU-PC (bv 14 9))
(define LUI-PC (bv 0 9))
(define BEQ-PC (bv 53 9))
(define SRLI-PC (bv 183 9))
(define LBU-PC (bv 14 9))
(define SLL-PC (bv 167 9))
(define BLT-PC (bv 82 9))
(define SRA-PC (bv 178 9))
(define AND-PC (bv 146 9))
(provide microcode LB-PC LH-PC LW-PC LBU-PC LHU-PC SB-PC SH-PC SW-PC ADDI-PC ADD-PC LUI-PC SUB-PC AUIPC-PC JAL-PC JALR-PC BEQ-PC BNE-PC BLTU-PC BLT-PC BGEU-PC BGE-PC XORI-PC XOR-PC ORI-PC OR-PC ANDI-PC AND-PC SLLI-PC SLL-PC SRAI-PC SRA-PC SRLI-PC SRL-PC SLTI-PC SLT-PC SLTIU-PC SLTU-PC)