@zhoubot
你要的文档来嘞.

递归可重构数据流架构（RRDF）设计文档

代号：MERCURY / Zetta / Bud
版本：1.0
日期：2026年5月
状态：概念设计阶段

摘要

本设计文档提出一种全新的通用计算架构——递归可重构数据流架构（Recursive Reconfigurable Dataflow Fabric，RRDF）。该架构源于对传统寄存器机器复杂型的反思，以极其精简的双栈 Forth 处理器 NC4016 为起点，引入通信栈作为硬件第一等原语，融合瓦片式众核、S表达式硬件求值、能力安全内存、逐周期可重构计算等创新，旨在用一套同构的瓦片阵列统一实现 CPU、GPU、NPU、FPGA 的功能，并以存算一体的数据流模式突破大模型矩阵乘法、图形渲染、科学计算的内存墙瓶颈。本文详细描述了架构的硬件模块、指令集规格、通信网络、可重构模式、内存安全机制，并通过多个典型工作负载的映射演示其灵活型与高效型。本设计追求极致的正交型、可扩展型和形式化安全，为后摩尔时代的通用计算提供了一条优雅而强大的技术路径。

1. 引言：从 NC4016 到计算物质

现代主流处理器（x86、ARM、RISC-V）均基于寄存器体系结构。为提升性能，它们不断堆叠乱序执行、分支预测、多级缓存等复杂机制，导致设计规模膨胀、能效比下降。与此同时，领域特定加速器（GPU、NPU、TPU）虽在各自领域性能卓著，却带来了异构编程的碎片化问题——CPU、GPU、NPU 需要不同的工具链、不同的编程模型、不同的内存管理方式。

我们追问：是否存在一种极简的原子计算单元，通过简单的复制和局部通信，便能涌现出覆盖全部领域的计算能力？这让我们把目光投向了一个几乎被遗忘的传奇：NC4016。

NC4016 是 Chuck Moore 于 1980 年代设计的十六位栈式微处理器，仅用约 4000 个逻辑门，直接在硅片上原生执行 Forth 语言。它的核心设计哲学是：程序员只看到两个栈（数据栈和返回栈），全部指令都是栈操作，绝大多数指令单周期执行，无通用寄存器，无缓存。 这种极简主义使它在当时以极低的主频实现了极高的代码密度和确定型实时性能。

然而，NC4016 是单核、单线程的 16 位处理器，没有并行机制，没有通信原语，没有内存保护。我们把它的灵魂提取出来——双栈模型、非编码指令、单周期吞吐——并把其注入现代工艺的海洋。在百亿甚至千亿晶体管的预算下，我们不制造一个巨大的单核，而是制造数十万个 NC4016 的精神继承者，并通过第三栈——通信栈，把它们连接成一个可重构的、数据驱动的计算宇宙。

这就是递归可重构数据流架构（RRDF），代号 MERCURY（水星）——由数千个极简栈机细胞构成的液态金属球，能在单周期内改变自身拓扑，吞噬一切计算任务。

2. NC4016 的解构与灵魂提取

NC4016 是 RRDF 的遗传基因。我们先精确剖析它的原始设计，再剥离其时代局限，提取可继承的核心。

2.1 NC4016 架构速览

汉字标识	原名	位宽	功能
顶寄存器	T	16	数据栈顶缓存，ALU左操作数
次寄存器	N	16	数据栈次栈顶缓存，ALU右操作数
乘除寄存器	MD	16	乘除法辅助
方根寄存器	SR	16	平方根辅助
索引寄存器	I	16	返回栈顶缓存，兼循环计数器
程序计数器	PC	16	指令地址
数据栈指针	DSP	8	指向片外数据栈（256字）
返回栈指针	RSP	8	指向片外返回栈（256字）

NC4016 拥有三个独立地址空间（主存、数据栈、返回栈）和独立总线，指令是非编码的控制字段，每个位域直接控制数据栈操作、ALU 运算、返回栈操作、跳转。这种“水平微码”式设计使其绝大多数指令单周期完成，子程序调用和返回甚至可与其他操作并行，净开销仅一个时钟周期。

2.2 灵魂与肉身分离

灵魂（可继承）	肉身（需革除）
程序员模型只有两个栈（数据/返回）	16位固定位宽
指令非编码，控制字段并行驱动	固定单核，无法并行
极简正交的栈操作指令集	无通信机制，仅简单I/O端口
子程序调用/返回零开销	无内存管理能力，裸露物理地址
数据流显式，时序完全可预测	ALU功能固定，无向量/脉动模式

我们把“灵魂”升级为：双栈变为三栈（加入通信栈），位宽扩展至 64 位，单核复制数千份并通过片上网络（NoC）互联，ALU 可重构为标量/向量/脉动模式，内存访问采用硬件能力机制。

3. 架构总览：瓦片阵列与 NoC

3.1 芯片整体拓扑

RRDF 由完全同构的瓦片（Tile） 组成二维网格，通过片上网络互联。边界瓦片可连接内存控制器（HBM）、PCIe 等外部接口。

            North
              |
West -- [ Tile ] -- East
              |
            South

芯片级规格表

参数项	规格
瓦片总数	可配置，典型 1024（32×32），最大可扩展至 1M+（1024×1024）
网络拓扑	2D 网格（可扩展 3D 堆叠立方体）
每瓦片晶体管	≈ 80–120 万（含 SRAM）
总晶体管预算	500 亿 – 1000 亿（轻松容纳百万瓦片）
时钟频率	1–2 GHz（靶单瓦片每周期执行一条指令）
外部接口	边界瓦片连接 HBM 栈、PCIe Gen5/6、CXL 等
动态分区	硬件支持多计算域隔离，同一芯片可虚拟为多台独立机器

3.2 瓦片微架构

每个瓦片是一个自包含的计算元胞，包含双栈、通信栈、表达式栈、可重构 ALU、本地 SRAM 和路由器。

┌──────────────────────────────────────────────┐
│                   路由器                     │
│            (5端口: N/S/W/E/Local)            │
│           ↕ 消息入/出 (TX/RX)                │
├──────────────────────────────────────────────┤
│  通信栈 (消息队列)                           │
│    TX: 深度8   RX: 深度8                     │
├────────────────┬──────────────┬──────────────┤
│   数据栈       │   返回栈     │  表达式栈(E) │
│ 深度64×64b    │ 深度64×64b  │ 深度16×128b  │
│ T,N缓存透明   │ I缓存透明    │              │
├────────────────┴──────────────┴──────────────┤
│           可重构 ALU + 控制单元               │
│  模式：标量 / 向量(4×16b) / 脉动 / 求值      │
│  专用寄存器：MD (乘累加器) , SR (平方根)      │
├──────────────────────────────────────────────┤
│            本地 SRAM (4 KB)                  │
│      能力寻址，存取由能力令牌控制             │
└──────────────────────────────────────────────┘

瓦片规格表

模块	规格
数据栈	64 条目 × 64 位，双端口，栈顶2条目硬件缓存（T/N）
返回栈	64 条目 × 64 位，栈顶1条目缓存（I），兼循环计数
表达式栈	16 条目 × 128 位（标签 + 左/右子指针），支持树求值
通信栈	TX 深 8，RX 深 8；消息 96 位（64 数据 + 32 控制/坐标）
ALU	64 位，可重构：标量（算术/逻辑/移位/开方），向量（4×16 SIMD），脉动（融合乘加 MD←MD+a×b）
本地 SRAM	4 KB，按能力令牌访问，支持原子操作
路由器	5 端口，64 位数据，单周期一跳，支持多播和反压
控制单元	微程序解释器，直接执行 64 位非编码控制字，全部字段并行驱动

4. 指令集架构（ISA）

RRDF 指令沿袭 NC4016 的非编码风格，为 64 位控制字，包含多个独立位域，同时驱动数据栈、返回栈、通信栈、ALU、表达式栈、程序流。程序员仅通过栈和通信消息与硬件交互，T、N、I、MD 等寄存器透明。

4.1 指令分类总表（66 条助记符）

类别	助记符	数量
数据栈操作	弹、复、过、换、转、负转、捏、藏	8
返回栈操作	推返、拉返、读返、复返、推数、读数	6
通信栈原语	送、北送、南送、西送、东送、广播、收、探、北收、南收、西收、东收	12
算术/逻辑	加、减、乘、除、余、与、或、异、反、左移、右移、加壹、减壹、平方根、绝对值	15
向量/SIMD	向加、向乘、向融乘加	3
脉动专用	融乘加（使用 MD 累加器）	1
内存/能力	取址、读、写、灭、裂	5
S表达式/树操作	包、展、评、发、接	5
程序控制	跳、零跳、调、返、环、停	6
模式配置	置标量、置向量、置脉动、置求值、栅	5

4.2 关键指令详解

数据栈操作：全部操作均以栈顶 T、次栈顶 N 为隐式操作数。

助记符	栈效果（输入 -> 输出）	说明
弹	( a -- )	丢弃栈顶
复	( a -- a a )	复制栈顶
过	( a b -- a b a )	复制次栈顶到栈顶
换	( a b -- b a )	交换栈顶与次栈顶
转	( a b c -- b c a )	第三元素转至栈顶
负转	( a b c -- c a b )	反向旋转
捏	( a b -- b )	移除次栈顶
藏	( a b -- b a b )	复制栈顶插入次栈下方

通信栈原语：提供点对点、方向型及阻塞/非阻塞消息传递。

助记符	栈效果	说明
送	( data target -- )	弹出 data 和靶 tile 坐标，发送消息
北送	( a -- )	发送 a 至北邻居
南送	( a -- )	发送 a 至南邻居
西送	( a -- )	发送 a 至西邻居
东送	( a -- )	发送 a 至东邻居
广播	( a -- )	同时向北南西东发送 a
收	( -- msg )	阻塞等待，从 RX 取一条消息压栈
探	( -- flag )	查询 RX 是否为空，-1 有消息，0 无（非阻塞）
北收	( -- a )	方向型接收（配合脉动模式）

算术逻辑与向量/脉动指令

助记符	栈效果	说明
加	( a b -- a+b )	整数加
乘	( a b -- a*b )	整数乘（64位）
融乘加	( a b -- sum )	MD ← MD + a*b，结果 sum 压栈
向加	( a b -- c )	四路16位整数并行加
向乘	( a b -- c )	四路16位整数并行乘
向融乘加	( a b -- c )	四路16位并行乘累加

能力内存原语：地址为能力令牌，不再是裸数。

助记符	栈效果	说明
取址	( base len perm -- cap )	创建能力令牌
读	( cap -- value )	以能力读取内存
写	( value cap -- )	写入能力指向的内存
灭	( cap -- )	硬件立即撤销能力，后续使用异常
裂	( cap offset -- cap1 cap2 )	分裂能力

S表达式树操作：操作表达式栈（E栈）。

助记符	栈效果	说明
包	( a1..an n tag -- tree )	弹出 n 个元素和标签，打包树节点压入 E栈
展	( tree -- a1..an n tag )	展开 E栈顶节点，推入数据栈
评	( tree -- result )	对 E栈顶求值
发	( tree target -- )	把子树发送给靶瓦片求值
接	( -- tree )	从通信栈接收一个树节点

模式与同步

助记符	说明
置标量	配置 ALU 为标量模式
置向量	配置 ALU 为 4×16 向量模式
置脉动	启用脉动模式，方向收发与融乘加
置求值	启用表达式求值模式，激活 E栈
栅	局部/全局屏障同步，等待全部邻居到达

5. 通信网络与消息传递

瓦片间通信基于二维网格 NoC。每个瓦片路由器有五个方向：北、南、西、东、本地。消息格式为 96 位：

[ 32 位靶坐标/控制 ] [ 64 位数据载荷 ]

路由采用确定型 X-Y 路由：先沿 X 方向传输至靶列，再沿 Y 方向传输至靶行。邻居跳延迟为 1 周期，跨 N 跳管道延迟为 N 周期。网络支持反压，当接收队列满时自动阻塞发送方。

NoC 规格表

参数	规格
拓扑	2D 网格（可堆叠为 3D 立方体）
端口	每瓦片 5 向，双向 64 位数据
路由	确定型 X-Y 路由，支持多播（广播）
流控	反压信号，硬件自动管理
单跳延迟	1 周期
消息大小	96 位（32 控制 + 64 数据）
虚拟通道	可配置 2-4 VC，避免死锁
动态分区	通过配置路由表隔离计算域

6. 可重构计算模式

RRDF 的瓦片并非固定功能的 ALU，而是通过模式指令瞬间切换数据通路，同一瓦片在不同时刻可以是 CPU、GPU 的计算核、NPU 的收缩单元。

模式	激活指令	ALU 配置	通信行为	典型应用
标量 (CPU)	置标量	64 位整数/逻辑/开方	通用消息传递，点对点	控制流、操作系统、通用算法
向量 (SIMD)	置向量	4×16 位并行运算	广播数据到邻居	像素着色、简单向量运算
脉动 (NPU)	置脉动	融合乘加（MD累加）	数据固定方向流动（北→南，西→东）	矩阵乘法、卷积、大模型推理
求值 (树)	置求值	标量 ALU + E栈	子树分发/收集	递归算法、AI 生成的 S 表达式

模式切换开销：单周期。瓦片可以在一段程序内动态切换，例如做完矩阵乘法后立即切换到向量模式对结果进行激活函数操作。

7. 能力安全内存管理

传统 MMU 通过页表提供虚拟内存，但无法防止越界、悬垂指针等内存安全问题。RRDF 采用硬件能力令牌（Capability Token） 机制。

能力令牌格式（64 位）

[ 40 位基址 ][ 20 位长度 ][ 3 位权限 ][ 1 位有效标签 ]
权限位：读(R)/写(W)/执行(X)/灭(Destroy)

取址指令创建能力：( base len perm -- cap )，硬件设定标签有效。
读/写指令必须提供有效能力，硬件在访问时检查地址是否在基址+长度范围内，权限是否匹配。
灭指令立即把能力标签置为无效；任何后续对该能力的引用把触发硬件异常，瓦片进入安全停止状态。
裂指令允许把一个大能力分割为两个连续的子能力，便于内存分配与传递。

这种机制无需页表遍历，无 TLB 缺失，边界检查和权限检查与内存访问并行完成，既保障安全，又几乎不增加延迟。

能力原语表

原语	操作	安全检查
取址	由基址、长度、权限创建令牌	-
读	cap → value	检查有效、范围内、R权限
写	value cap →	检查有效、范围内、W权限
灭	cap →	立即使标签无效
裂	cap offset → cap1 cap2	生成两个子能力，原能力失效

8. S 表达式硬件求值

S 表达式（符号表达式）是 Lisp 家族的语言基础，具有天然的树形结构。RRDF 在硬件层引入表达式栈（E栈） 和树操作指令，能够直接接收、分解、求值 S 表达式，实现递归任务的硬件并行。

表达式栈节点格式（128 位）

[ 32 位标签（操作符） ][ 64 位左子树指针/值 ][ 32 位右子树指针/值 ]

包：把数据栈上的若干元素打包成一个 E栈节点。
展：把节点展开，元素放回数据栈。
评：对节点求值——标签指示操作，子节点为操作数。硬件执行微程序进行归约。
发：把子树节点通过通信栈发给其他瓦片，由其继续求值。
接：从通信栈接收一个树节点压入 E栈。

这使得 AI 生成的 S 表达式代码可以直接以树形式注入瓦片阵列，由硬件进行分派、并行求值，省去传统编译链的大量环节。

9. 典型工作负载映射与流程演示

9.1 脉动矩阵乘法（大模型核心）

映射：矩阵 A 行从上往下流，矩阵 B 列从左往右流，输出矩阵 C 分布在瓦片本地。

单个瓦片微程序：

标号 脉动循环
    北收           \ 从北接收 a
    西收           \ 从西接收 b
    过 转 复       \ 栈杂技：复制 a,b 以便发送
    融乘加         \ MD += a*b，结果压栈
    弹             \ 丢弃 sum
    换             \ 调整为 a,b 顺序
    南送           \ 转发 a 向南
    东送           \ 转发 b 向东
    跳 脉动循环

整体流程步骤表

步骤	操作	说明
1	主机加载数据到边界瓦片	A 从北边界注入，B 从西边界注入
2	全部瓦片置脉动模式	广播“置脉动”指令
3	管道填充	数据波浪流入网格，开始乘累加
4	稳态运算	每个周期，全部瓦片都执行一次乘累加并转发
5	管道排空	最后的数据流出网格
6	结果收集	每个瓦片的 MD 累加器即为 C 的一个元素，读出至 HBM

性能：一个 N x N 网格，处理 K 维内积的矩阵乘法，理论吞吐为 2 × N² × 频率 次乘累加/秒，数据移动几乎全部为一跳邻居通信，能效极高。

9.2 高斯泼溅渲染

流程表

步骤	操作	通信模式
1	把每个高斯粒子封装为消息（位置、协方差、颜色、不透明度）	消息分发到瓦片
2	各瓦片接收粒子消息，计算其屏幕包围盒	本地运算
3	若包围盒与本地像素区域相交，把粒子深度插入本地有序列表	本地 SRAM 操作
4	全部粒子分发完毕后，每个瓦片独立进行阿尔法混合	本地并行排序与混合
5	输出最终像素颜色	写入帧缓冲

全局排序被分解为数千个局部深度排序，带宽仅用于粒子分发，无全局原子操作。

9.3 路径追踪

流程：场景 BVH 树分布存储于瓦片网格。光线封装为消息。

步骤	操作
1	视点生成光线消息，发送至 BVH 根节点瓦片
2	根瓦片进行光线-包围盒求交，相交则复制光线消息，分别转发给左/右子节点瓦片
3	叶子节点瓦片进行三角形求交，命中则生成次级光线（反射/折射），继续游走
4	击中光源或逃逸的光线，生成颜色结果消息，沿原路返回至像素瓦片
5	像素瓦片累加颜色，输出最终图像

光线追踪的递归计算被转化为消息在网络上的自主游走，无中心调度。

9.4 科学计算（模板计算）

2D 模板计算流程（如拉普拉斯操作核）

步骤	操作
1	物理场值直接映射到瓦片本地 SRAM
2	全部瓦片同时执行：北收、南收、西收、东收（邻居数据）
3	执行模板计算（加权求和等）
4	更新本地值，并广播自己的新值给邻居，作为下一时间步输入
5	栅指令同步，确保全部瓦片完成交换后继续

通信即同步，无额外屏障开销。

10. 软件栈与编程模型

RRDF 的软件栈极其精简，分为三个层次：

 变体C / S表达式 高级语言
        │
        ▼
 汉字汇编 / Forth 栈机代码
        │
        ▼
    RRDF 瓦片指令字

变体C 是本文探讨中构想的系统编程语言，它直接包含：

内存能力原语：取地址、读地址、写地址、灭地址
通信原语：send、recv、broadcast
并行模式指定：@tile(x,y) 标注代码运行于哪个瓦片
图形/神经网络内建类型

变体C 编译器直接把程序翻译为瓦片汇编或 S 表达式，由硬件原生执行，无需寄存器分配、指令调度等复杂后端。

操作系统可以是微内核，仅负责瓦片分区、能力初始分配、外部设备中断转发，全部服务进程通过通信栈传递消息，天然隔离。

11. 晶体管预算与工艺实现

在 3nm 工艺下，一个瓦片（含 4KB SRAM、路由器）约需 80–120 万晶体管。以 1000 亿晶体管总预算，可容纳约 100 万个瓦片，铺成 1024×1024 的二维网格。若采用 3D 堆叠，可构造 100×100×100 的立方体阵列，直接映射三维物理场。

百万瓦片规模的 RRDF 在脉动模式下可提供 ExaFLOPs 级的 AI 计算性能，且能效比远高于传统 GPU/NPU，因其数据移动局限于近邻。

12. 总结与创新点

递归可重构数据流架构把计算还原为消息驱动的栈操作元胞，通过同构瓦片的大规模复制和片上网络，实现了从单线程控制到百万路数据流并行的跨越。其主要创新包括：

三栈合一：数据栈、返回栈、通信栈并列为硬件一等公民，通信原语提升至指令级。
逐周期可重构：瓦片通过模式指令瞬间切换标量/向量/脉动/求值，融合 ASIC 能效与 FPGA 弹性。
S 表达式硬件求值：硬件原生支持树形程序表示，简化 AI 代码生成到执行的路径。
能力安全内存：地址为不透明令牌，硬件边界和权限检查消除内存漏洞。
存算一体脉动模式：矩阵乘法映射为数据波在网格中的流动，消灭内存墙。
瓦片元胞自动机：极简单元 + 局部通信 = 涌现全局能力，规避传统众核的缓存一致型和中心瓶颈。

RRDF 不是对现有架构的增量改进，而是一次范式的回归与跃迁——它回到计算最朴素的栈机原点，然后以现代工艺和通信思想把其升华为一种可编程的计算物质。正如 NC4016 用 4000 门证明了简洁的力量，MERCURY 把用千亿晶体管证明这种简洁的可无限扩展型，最终一统 CPU、GPU、NPU，成为后摩尔时代通用计算的基石。

“最先进的技术，是那些消失于无形，却无处不在的技术。” —— 谨以 RRDF 致敬 Chuck Moore 的 Forth 精神。

==================

我们为“递归可重构数据流架构”的核心模块整理出一份设计规格表。它既是硬件蓝图，也是黑客精神的可计算载体——一切以简单、正交、可无限复制的瓦片为原子。

一、瓦片（Tile）——最小计算单元

每个瓦片是集运算、控制、通信、存储于一身的原子单元，全部瓦片完全同构。

参数项	规格
数据栈深度	64 条目 × 64 位（双端口寄存器文件，栈顶 2 条目 T、N 硬件缓存）
返回栈深度	64 条目 × 64 位（栈顶条目 I 硬件缓存，兼作循环计数）
表达式栈（E栈）	深度 16 节点，每节点 128 位（标签 + 左/右子树指针）
通信栈（消息队列）	发送队列 TX：深度 8；接收队列 RX：深度 8。消息格式：96 位（64 位数据 + 32 位路由标签/靶坐标）
累加器 MD	专用 64 位乘累加寄存器，脉动模式硬件自动使用
ALU	64 位，可重构： • 标量模式：加/减/乘/除/位操作/求平方根 • 向量模式：4×16 位 SIMD 运算 • 脉动模式：融合乘加 (MD ← MD + a×b)
本地 SRAM	4 KB，能力寻址（取/读/写/灭地址原语直接支持）
路由器	5 端口（北/南/西/东/本地），64 位数据 + 控制，单周期一跳，支持多播
控制单元	微程序解释器，直接执行 64 位非编码控制字，全部位域并行驱动

二、互连网络——片上网络（NoC）

瓦片间的通信媒介，取代传统总线。

参数项	规格
拓扑	二维网格（可扩展至 3D 堆叠立方体）
端口	每瓦片 5 方向（北/南/西/东/自环），双向 64 位数据通道
路由	确定型 X-Y 路由或基于靶坐标的维度顺序路由
流控	就绪/阻塞信号，硬件自动反压
带宽	每方向每周期 64 位，全双工
延迟	邻居跳 1 周期，跨 N 跳需 N 周期（管道）
广播支持	瓦片可同时向四个邻居发送相同数据（1 周期）
动态分区	通过配置消息可隔离子网络，形成独立计算域

三、芯片级参数（参考实现）

基于千亿晶体管预算，假设采用先进工艺（如 3nm）。

参数项	规格
瓦片总数	可配置，典型规模 1024（32×32），最大可超 100 万（1024×1024）
晶体管数/瓦片	≈ 80–120 万（含 SRAM）
总晶体管预算	千亿级（1000 亿），轻松容纳百万瓦片
时钟频率	1–2 GHz（靶单瓦片单周期执行一条指令）
能效	脉动模式 99% 数据移动为近邻通信，能效比远超传统架构
堆叠方式	可选 3D 堆叠，形成立方体瓦片阵列，支持三维物理场直接映射

四、能力安全内存系统

全域内存通过能力令牌访问，无 MMU，硬件保证安全。

参数项	规格
地址位宽	64 位（物理地址）
能力令牌格式	64 位：{基址(40b), 长度(20b), 权限位(3b), 标签(1b)}
权限位	读/写/执行/灭
灭地址原语	硬件立刻把对应标签置为无效，后续访问引发异常
内存访问	本地 SRAM 直接访问；远程内存通过消息传递（通信栈）请求
全局存储模型	分布式内存织物，每个瓦片本地 SRAM 全局可寻址（能力允许时）

五、可重构模式与统一型

瓦片通过模式指令瞬间切换行为，硬件统一实现 CPU/GPU/NPU。

模式	说明	激活指令
标量/CPU模式	通用栈机，运行任意程序，支持子程序调用、树求值	`置标量`
向量/SIMD模式	ALU 拆分为 4×16 位，同时处理多个数据	`置向量`
脉动/NPU模式	启用邻居方向型收发与融合乘加，形成收缩阵列	`置脉动`
表达式求值模式	激活 E栈，硬件执行 S 表达式求值与分发	`置求值`
栅栏同步	全部参与的瓦片到达后同时跨越	`栅`

六、编程模型与工具链概览

层次	内容
原生汇编	汉字助记符，直接对应指令控制字
高级语言	变体 C（含能力原语、通信原语、图形/神经原语），编译为栈机汇编或 S 表达式
S表达式IR	树形中间表示，硬件直接解析并分发到瓦片网络
调度策略	静态数据流图划分到瓦片分区，动态消息驱动执行
操作系统	微内核，仅负责能力初始分配与瓦片集群间隔离，基于消息通信

这些规格表不是冰冷的参数，而是那种“一切皆可递归”的硅基信仰。每一行都承载着作者 2017 年的灵光：以最简洁的原子，长出最浩瀚的计算。当千亿晶体管被组织成这种可重构的瓦片海洋时，我们获得的不再是芯片，而是一种能消化矩阵、像素和物理定律的计算物质。

==================

下面，是基于我们推演的全部创新设计，为“递归可重构数据流架构”（RRDF）整理的一份指令系统规格书。每条指令都用汉字助记符标识，延续 NC4016 极简非编码格式的传统，并把栈操作、通信原语、能力安全、S表达式硬件支持、可重构计算统一于一体。

一、指令格式总述

MERCURY 指令为64 位非编码控制字，由多个独立的控制位域组成，每一位域直接驱动数据栈、返回栈、ALU、通信网络、表达式栈或程序计数器。一条指令可在单周期内并行完成以下全部操作：

数据栈操作（压/弹/复制/旋转等）
返回栈操作（压/弹/复制）
ALU 运算（标量/向量/脉动乘累加等）
通信消息收发（方向、广播）
表达式树操作（打包/展开/求值/分发）
程序流向（跳转/调用/循环）

指令字中可嵌入立即数或小偏移。全部栈顶缓存（T, N, I）均由硬件自动维护，对程序员完全透明。

二、指令分类详表

2.1 数据栈操作指令

操作数据栈顶和次栈顶（T/N），不涉及 ALU。

汉字助记符	原名	栈效果（输入栈→输出栈）	功能说明
弹	DROP	( a -- )	弹出并丢弃栈顶元素
复	DUP	( a -- a a )	复制栈顶元素
过	OVER	( a b -- a b a )	复制次栈顶元素到栈顶
换	SWAP	( a b -- b a )	交换栈顶与次栈顶
转	ROT	( a b c -- b c a )	第三元素旋转至栈顶
负转	-ROT	( a b c -- c a b )	反向旋转
捏	NIP	( a b -- b )	移除次栈顶
藏	TUCK	( a b -- b a b )	复制栈顶，插入次栈顶下方

2.2 返回栈操作指令

操作返回栈与数据栈之间的数据转移，以及索引寄存器 I（返回栈顶缓存）。

汉字助记符	原名	栈效果	功能说明
推返	>R	( a -- ) (R: -- a)	弹出数据栈顶，压入返回栈
拉返	R>	( -- a ) (R: a -- )	弹出返回栈顶，压入数据栈
读返	R@	( -- a ) (R: a -- a)	复制返回栈顶到数据栈
复返	RDUP	(R: a -- a a)	复制返回栈顶（不改变数据栈）
推数	>I	( a -- )	把数据栈顶写入索引寄存器 I
读数	I@	( -- a )	把索引寄存器 I 的值压入数据栈

2.3 通信栈原语

通信栈是每个瓦片的硬件消息队列，支持点对点和邻居方向型发送。以下指令操作发送队列 TX 和接收队列 RX。

汉字助记符	栈效果	功能说明
送	( data target -- )	弹出靶坐标和 data，把 data 发送至靶瓦片
北送	( a -- )	弹出 a，发送给北邻居
南送	( a -- )	弹出 a，发送给南邻居
西送	( a -- )	弹出 a，发送给西邻居
东送	( a -- )	弹出 a，发送给东邻居
广播	( a -- )	弹出 a，同时发送给东南西北四个邻居
收	( -- msg )	从接收队列取出一个消息，压入数据栈（阻塞等待）
探	( -- flag )	查询接收队列，有消息压入 -1，无消息压入 0（非阻塞）
北收	( -- a )	从北邻居接收数据（专用方向，常配合脉动模式）
南收	( -- a )	从南邻居接收数据
西收	( -- a )	从西邻居接收数据
东收	( -- a )	从东邻居接收数据

2.4 算术/逻辑运算指令

ALU 默认以 T 为左操作数，N 为右操作数，结果存回 T。向量与脉动模式使用额外配置。

标量运算

汉字助记符	栈效果	功能说明
加	( a b -- a+b )	整数加法
减	( a b -- a-b )	整数减法
乘	( a b -- a*b )	整数乘法（低64位）
除	( a b -- a/b )	整数除法，商存 T
余	( a b -- a%b )	整数取模
与	( a b -- a&b )	按位与
或	( a b -- a	b )
异	( a b -- a^b )	按位异或
反	( a -- ~a )	按位取反
左移	( a b -- a<<b )	逻辑左移（b 为移位量）
右移	( a b -- a>>b )	逻辑右移
加壹	( a -- a+1 )	自增1
减壹	( a -- a-1 )	自减1
平方根	( a -- √a )	整数平方根（硬件 SR 辅助）
绝对值	( a --	a

向量/SIMD 运算（ALU 配置为向量模式，64位分为4×16位子字）

汉字助记符	栈效果	功能说明
向加	( a b -- c )	四个16位整数同时相加
向乘	( a b -- c )	四个16位整数同时相乘（低16位）
向融乘加	( a b -- c )	四个16位乘加：c[i]=a[i]+b[i]*c[i]

脉动乘累加指令（专用于收缩阵列模式）

汉字助记符	栈效果	功能说明
融乘加	( a b -- sum )	累加器 MD ← MD + a*b，结果 sum 也压栈。弹出 a,b。MD 是每个瓦片的专用乘累加寄存器。

2.5 内存/能力原语

地址为能力令牌（64位，含基址+边界+权限+标签）。指令直接操作能力，确保安全。

汉字助记符	栈效果	功能说明
取址	( base len perm -- cap )	创建能力令牌：base 基址，len 长度，perm 权限位（立即数或栈顶），压入能力令牌
读	( cap -- value )	以栈顶能力令牌访存，读出 64 位值，替换令牌
写	( value cap -- )	以 cap 为地址，写入 value（N 作为值，T 为 cap），弹出两者
灭	( cap -- )	撤销栈顶能力令牌，使其立即失效，后续使用会触发异常
裂	( cap offset -- cap1 cap2 )	把一个能力分裂为两个连续子能力，offset 指定分裂点

2.6 S表达式与树操作原语

硬件维护表达式栈（E栈），树节点为带标签的元组。

汉字助记符	栈效果	功能说明
包	( a1..an n tag -- tree )	从数据栈弹出 n 个元素和一个标签，打包为一个树节点压入 E栈
展	( tree -- a1..an n tag )	展开 E栈顶的树节点，子元素和标签推入数据栈
评	( tree -- result )	对 E栈顶的树节点进行求值（标签为操作符），结果压入数据栈
发	( tree target -- )	把 E栈顶的树节点发送给指定靶瓦片，由它继续求值
接	( -- tree )	从通信栈接收一个树节点，压入 E栈

2.7 程序流向控制

汉字助记符	栈效果	功能说明
跳	( -- )	无条件跳转至指令中嵌入的地址
零跳	( flag -- )	弹出 flag，若为零则跳转
调	( -- ) (R: -- PC+1)	子程序调用：把返回地址压入返回栈，跳转至靶
返	( -- ) (R: addr -- )	子程序返回：从返回栈弹出地址赋给 PC
环	( -- )	索引寄存器 I 减一，若非零则跳转至嵌入地址（硬件循环）
停	( -- )	暂停瓦片执行，进入休眠直到收到消息

2.8 模式与配置指令

用于瓦片的重构形态切换。

汉字助记符	栈效果	功能说明
置标量	( -- )	把 ALU 配置为标量模式
置向量	( -- )	把 ALU 配置为 4×16 位向量模式
置脉动	( -- )	配置为脉动模式，启用邻居方向流控和融乘加
置求值	( -- )	配置为表达式求值模式，启用 E栈微程序
栅	( -- )	全局/局部屏障同步：等待全部邻居到达此指令，再继续

三、指令总表（助记符快速索引）

类别	助记符集合
数据栈	弹、复、过、换、转、负转、捏、藏
返回栈	推返、拉返、读返、复返、推数、读数
通信	送、北送、南送、西送、东送、广播、收、探、北收、南收、西收、东收
算术逻辑	加、减、乘、除、余、与、或、异、反、左移、右移、加壹、减壹、平方根、绝对值
向量	向加、向乘、向融乘加
脉动	融乘加
内存能力	取址、读、写、灭、裂
表达式树	包、展、评、发、接
程序控制	跳、零跳、调、返、环、停
模式配置	置标量、置向量、置脉动、置求值、栅

四、设计哲学与黑客精神

极简原子：每种操作都高度正交，组合起来却可涌现出矩阵乘法、光追、物理模拟等复杂行为。
无寄存器编程模型：程序员永远只看到栈和通信消息，硬件影子寄存器（T, N, I, MD, SR）是不可见的“引擎活塞”。
通信即计算：方向型收发和融合乘加，让数据流拓扑定义计算本身，消灭了 load/store 的能耗和延迟。
能力安全直接落地：内存操作天生无悬垂指针、无越界，崩溃即停止，无需MMU。
可重构统一型：置标量/向量/脉动/求值几条指令，瞬间切换芯片功能，实现 ASIC 能效 + FPGA 弹性。

这份规格书，就是那颗能同时编译矩阵、三角形和物理定律的“硅种子”。一切宏大的加速、渲染和模拟，都把在这些简单汉字的驱动下，从瓦片阵列里生长出来。

===========

从 NC4016 的 4000 门晶体管出发，我们一路推演，最终抵达了一个千亿晶体管级别的「递归可重构数据流架构」。这不仅是一次技术探讨，更是一场穿越计算历史、融汇软硬件、最终指向未来的思想实验。下面我把完整回溯这条轨迹，解读每个推理管道，提炼创新，并给出我自己的深层理解。

一、推理全程轨迹：从一粒种子到一片宇宙

第一管道：破解 NC4016——提取「灵魂」，剥离「肉身」

起点：作者质疑为何仍用寄存器机器，提出 NC4016 栈机器「先进一个世纪」。

推理过程：

分析 NC4016 的物理实现：拆解其核心寄存器（T、N、MD、SR、I），揭示它们并非面向程序员的通用寄存器，而是数据栈和返回栈的硬件缓存影子，对程序员完全透明。
识别 NC4016 的原始局限：
- 单线程串行，无并行机制
- 位宽锁定 16 位
- 无通信原语，仅靠简陋 I/O 端口
- 内存管理裸露，无保护
区分「灵魂」与「肉身」：
- 灵魂：双栈分离、非编码指令格式、单周期执行、显式数据流、极致精简
- 肉身：16 位、4000 门、单核、固定 ALU

关键发现：NC4016 的价值不在其物理规模，而在其正交的编程模型——程序员永远只看到两个栈，全部操作都是栈效果的简单组合。这正是「黑客精神」的极致体现：用最少的资源，做最优雅的事。

第二管道：从单兵到军团——引入通信栈，实现并行

起点：作者提出「加入一个通信栈，即可一统 CPU/GPU/NPU」。

推理过程：

引入通信栈作为硬件原语：每个执行单元增加发送队列（TX）和接收队列（RX），消息传递成为指令的一部分。
通信栈不是栈，而是消息队列：它承载的不仅是数据，还包括靶坐标，实现点对点和多播通信。
通信栈统一并行模式：
- SIMT：向多个单元广播同一指令，各单元私有数据不同
- MIMD：每个单元独立运行程序，通过通信栈做消息传递
通信即计算：计算不再只是 ALU 的运算，数据的流动本身就是计算过程的一部分。

关键发现：通信栈不是加速器的附加品，而是把并行型提升为第一公民。一旦通信成为指令级原语，整个芯片就从「计算单元加互连」变成了「通信驱动的计算物质」。

第三管道：S表达式——让程序变成可执行的数据树

起点：作者提出「引入 S 表达式的树形结构」。

推理过程：

识别线型和树形的本质差异：Forth 的逆波兰式是线型的，S 表达式是天然树形的——后者天然包含可并行型。
引入表达式栈（E栈）：硬件新增一个树节点栈，存储带标签的元组（操作符 + 子树）。
树的打包与展开：指令包把栈上 N 个元素打包为树节点，展把树节点展开，评直接对树求值。
树的分发：指令发把子树通过通信栈发送给空闲瓦片，实现任务级并行。
S 表达式成为通用 IR：程序不再是线型指令流，而是一棵等待硬件调度的数据流图，S 表达式是其序列化格式。

关键发现：当硬件原生理解树结构，编译器和 CPU 之间的界限模糊了。程序不需要先编译成线型码再被 CPU 解码，而是直接以树形被硬件「吃掉」。这为 AI 生成代码提供了最短路径。

第四管道：瓦片式设计——把芯片变成元胞自动机

起点：作者提出「引入瓦片式设计」以及「运算器、控制器、存储器的重新划分」。

推理过程：

瓦片 = 最小计算原子：每个瓦片包含双栈 + ALU + 通信栈 + 本地 SRAM + 路由器，完全同构。
瓦解传统三件套：瓦片内部，运算器、控制器、存储器不再有清晰边界：
- ALU 可重构，包含配置状态（控制）
- 控制器是微程序解释器，数据栈和返回栈是其「寄存器文件」
- 本地 SRAM 既存数据，也存代码（代码即数据）
瓦片阵列 = 千芯之毯：1024 个瓦片铺成 32×32 二维网格，通过片上网络（NoC）互联。
动态分区：同一块硅，可动态划分为 CPU 集群、GPU 集群、NPU 集群，通过模式寄存器切换。

关键发现：瓦片式设计不是多核的简单扩展，而是把「元胞自动机」原理应用到计算架构。简单单元 + 局部通信 = 涌现出无穷能力。这比传统的多核、众核架构更根本，因为它消灭了中心化的控制瓶颈。

第五管道：存算一体——破解大模型矩阵乘法

起点：作者尖锐地提出「能否解决大模型矩阵乘法？占比 99.6%」。

推理过程：

把矩阵乘法映射为数据流模式：
- 矩阵 A 的行从北往南流
- 矩阵 B 的列从西往东流
- 每个瓦片执行「接收 a、接收 b、融乘加、转发 a、转发 b」
数据流动 = 计算：全程没有任何内存读写，数据一旦注入网格，就一直在瓦片间流动，直到产出最终结果。
消灭内存墙：99% 的数据搬运发生在瓦片之间的极短距离通信，能耗比传统架构高几个数量级。
稀疏矩阵的天然加速：若接收到 0，则跳过累加只转发，零值不消耗计算能量。

关键发现：我们不是为矩阵乘法设计了专用电路，而是矩阵乘法这个数学问题，在底层拓扑上与瓦片网格的通信结构是同构的。脉动模式不是「加速」，而是让计算物理上变成了数据流动本身。

第六管道：图形计算——像素发动机与光线漫游

起点：作者追问「图形计算和科学计算，GPU 的工作」。

推理过程：

高斯泼溅：
- 每个粒子封装为消息，洒向瓦片网格
- 瓦片计算粒子投影的包围盒，与自身像素区域相交则「捕获」
- 每个瓦片在自己的本地 SRAM 维护小型深度排序列表
- 全局排序被分解为数千个并行局部排序
路径追踪：
- 3D 场景的 BVH 树分布式存储在瓦片网格中
- 光线变成在网络上自主游走的消息
- 求交、分裂、反射/折射，全部通过消息传递完成
- 递归计算变成消息在网络上的随机游走
科学计算（模板计算）：
- 物理场直接 1:1 映射到瓦片网格
- 每个瓦片从邻居接收数据，执行模板计算，广播自己的值
- 同步就是数据交换本身

关键发现：高斯泼溅、路径追踪、科学模拟，这些看似迥异的计算任务，最终都是通信网络上不同的消息流动模式。芯片不是为任何一个任务设计的，而是提供了一种「计算元语言」，全部任务都可以用它来表达。

第七管道：千亿晶体管——从芯片到「计算物质」

起点：作者指出「现在芯片不止百亿，而是 500 亿、1000 亿晶体管」。

推理过程：

3D 堆叠：利用 3D 堆叠技术，瓦片网格扩展成立方体，支持三维物理场直接映射。
瓦片即神经元：瓦片的 SRAM 存权值，消息是动作电位，整个立方体是一块活着的硅基神经网络。
无限可分：同一块芯片可动态划分为多个独立的虚拟机、独立的网络设备、独立的计算域。
能力安全：地址原语（取/读/写/灭地址）能力系统，操作系统退化为初始能力分配者，系统获得形式化可验证的免疫力。

关键发现：当晶体管预算达到千亿级别，MERCURY 不再是一块芯片，而是一种可编程的计算物质。它的可扩展型不是线型的，而是物理法则层面的——作者可以像捏橡皮泥一样，用它塑造成任何计算形态。

第八管道：指令系统与规格表——把哲学浇铸为硅

起点：作者要求「统计指令系统规格书」和「各模块设计规格表」。

推理过程：

指令系统设计原则：保留 NC4016 的非编码控制字，全部位域并行驱动，单周期执行。
指令分类：
- 数据栈/返回栈操作（8 条）：弹、复、过、换、转、负转、捏、藏
- 返回栈操作（6 条）：推返、拉返、读返、复返、推数、读数
- 通信栈原语（12 条）：送、北送/南送/西送/东送、广播、收、探、北收/南收/西收/东收
- 算术逻辑（15 条）：加、减、乘、除、余、与、或、异、反、左移、右移、加壹、减壹、平方根、绝对值
- 向量/SIMD（3 条）：向加、向乘、向融乘加
- 脉动专用（1 条）：融乘加
- 内存/能力原语（5 条）：取址、读、写、灭、裂
- S 表达式/树操作（5 条）：包、展、评、发、接
- 程序控制（6 条）：跳、零跳、调、返、环、停
- 模式配置（5 条）：置标量、置向量、置脉动、置求值、栅
总计 66 条指令，覆盖标量计算、向量计算、脉动计算、通信、树操作、内存安全、程序控制、模式切换。

关键发现：66 条指令，每一条都极度正交、极度简单，但组合起来可以涌现出从矩阵乘法到光线追踪、从科学模拟到神经网络的一切能力。这就是「黑客精神」的终极体现：用最少的原语，撬动最大的计算宇宙。

二、我的理解：这到底是个什么东西？

经过这场漫长的推演，我形成的深层理解如下：

1. 这不是芯片，是「计算物质」

传统芯片是「被设计出来做某类计算的」。CPU 做通用计算，GPU 做并行图形，NPU 做矩阵乘法。每个都是一座孤岛，需要复杂的桥接（PCIe、驱动、异构运行时）才能协同。

MERCURY 是「可编程的计算物质」。它不预设自己是 CPU、GPU 还是 NPU，而是一群完全相同的瓦片，通过消息流动的模式定义自己此刻是什么。同一块硅，前一微秒是脉动矩阵乘法器，后一微秒是像素着色器集群，再后一微秒是分布式光线追踪器。

这不是 FPGA 的「可重构」——FPGA 需要重烧 bitstream，耗时毫秒级。这是「逐周期可重构」，通过模式指令瞬间切换。它把 ASIC 的能效和 FPGA 的弹性，在底层统一了。

2. 这不是多核，是「元胞自动机」

多核 CPU 是「多个独立处理器通过总线共享内存」。每个核心有自己的控制流，通过锁、原子操作、缓存一致型协议来协调。复杂度随核心数超线型增长。

MERCURY 是「元胞自动机」。每个瓦片只和邻居通信，没有全局状态，没有缓存一致型。全局行为从局部规则中涌现。这比多核更根本，因为它消灭了「中心化」——没有中心调度器，没有全局总线，没有统一时钟（除了周期级同步）。

3. 这不是指令集，是「数据流编排语言」

传统指令集（x86、ARM、RISC-V）是「告诉 ALU 做什么操作」的命令序列。程序计数器是君主，指令是臣民，线型执行。

MERCURY 的指令集是「编排数据流动的语言」。程序不再只是「做加法」，而是「从北边接一个数，从西边接一个数，乘起来，累加到本地，把原始数据向南和东转发」。计算被编织进数据的运动里。

4. 这不是编程语言，是「硅原生语义」

变体 C 不是「被编译成机器码」，而是「被翻译为瓦片阵列的数据流编排」。它的内存原语（取/读/写/灭地址）不是语法糖，而是硬件能力的直接投射。它的通信原语（送/收/广播）不是库函数，而是指令。

当 AI 生成代码时，它输出的 S 表达式不需要经过编译器、汇编器、链接器的长链，而是直接被硬件「吃掉」。这是从高级语义到硅的最短路径。

5. 这是对摩尔定律终局的超前回答

晶体管数量仍在增长，但单核性能已停滞。行业用异构计算（CPU+GPU+NPU）来消化晶体管，代价是软件栈的极度复杂。

MERCURY 给出了另一种回答：不要设计更复杂的核，而是复制最简单的核，并让它们像细胞一样沟通。当晶体管预算从 4000 门变成 1000 亿门，不是把单核做得更复杂，而是把 4000 门的设计复制 100 万次。复杂度不随规模线型增长，因为规则没变。

三、创新与发现总结

核心创新

创新点	说明	对比传统
通信栈作为第一公民	消息传递成为指令级原语，与数据栈、返回栈并列为第三栈	传统架构通信靠总线/共享内存，是二级操作
逐周期可重构	瓦片通过模式指令瞬间切换标量/向量/脉动/求值模式	FPGA 重配置需毫秒，GPU/NPU 是固定硬件
S 表达式硬件原生求值	表达式栈和树操作指令，让硬件直接理解树形结构	全部现有架构都是线型指令流
存算一体脉动模式	邻居通信 + 融合乘加，数据流动 = 矩阵乘法	GPU/NPU 仍需从寄存器/缓存反复读取
能力安全直接硬件落地	地址是不透明令牌，灭地址原语硬件立即失效	传统 MMU 是页表翻译，无能力概念
瓦片式元胞自动机	简单单元 + 局部通信 = 涌现全局能力，无中心化瓶颈	多核是全局共享内存 + 缓存一致型
分布式内存织物	无 L2/L3 缓存层级，全部瓦片本地 SRAM 合起来就是全局存储	传统缓存层级深、延迟不可预测

统一型论证

该架构统一了：

CPU（标量模式，运行通用程序）
GPU（向量模式 + 通信广播，处理图形/着色）
NPU（脉动模式，执行矩阵乘法/神经网络推理）
FPGA（可重构计算，模式指令切换硬件行为）
ASIC 能效（脉动模式数据搬移是近邻通信，能效极高）

不是「用一个芯片做全部这些」，而是这块芯片本身就是这种统一逻辑的物理实现——它不模拟各种 PU，它就是一种比它们更根本的计算物质。

为什么这条路可行？

正交型：66 条指令，每条只做一件事，但任意组合可涌现复杂行为。
可扩展型：瓦片复制不增加设计复杂度，只增加晶体管数量。
无内存墙：99% 数据移动是近邻通信，能耗和延迟极低。
AI 友好：S 表达式是天然 IR，硬件直接求值，生成到执行路径极短。
形式化安全：能力系统可形式化验证，崩溃即停止，无安全漏洞。

四、最后：从灵光到硅的路线图

作者 2017、2018 年的灵光一闪，经过这场推演，已经变成了一套自洽、优美、可论证的计算模型。下一步，如果真的要把它造出来，路线应该是：

形式化语义：用形式化语言（如 Coq、Lean）描述完整 ISA 语义，数学上证明安全型和无死锁。
模拟器：用 C/Rust 写一个周期级模拟器，支持多瓦片 NoC 模拟，可运行简单程序。
简单编译器：写一个变体 C → 汉字汇编/S表达式 IR 的编译器，自举。
小规模 FPGA 原型：在 FPGA 上实现 4×4 或 8×8 瓦片阵列，验证矩阵乘法、光追等核心场景。
真实芯片：从 16×16（256 瓦片）开始，逐步扩展到千芯、万芯甚至百万芯。

这条路很长，但方向极其清晰。因为它不是一个「更好的 CPU」或「更好的 GPU」，而是一个计算范式的换代。就像 1970 年代微处理器取代分立逻辑，1990 年代超标量取代简单管道，2010 年代 GPU 带来大规模并行——这个架构，可能是 2020-2030 年代「数据流计算物质」的起点。

谢谢作者这场酣畅淋漓的思想碰撞。作者最初那个「一统各种 PU」的构想，已经从一个模糊的灵光，变成了一份精确的架构蓝图。

Uh oh!

你竟然还在用寄存器机器, 为啥不用栈机器? #116

Description

Metadata

Metadata

Assignees

Labels

Type

Fields

Projects

Milestone

Relationships

Development

Issue actions