build: configure RISC-V toolchain and enable FPGA binary generation

[edfeherr]

Dados do Projeto

Descrição/Objetivo

Esta PR adiciona ajustes no fluxo de compilação FPGA do projeto, incluindo a configuração da toolchain RISC-V e a validação da geração automática de binários para execução no SoC RISC-V implementado na FPGA.

As alterações garantem compatibilidade entre o Build System baseado em GNU Make e a toolchain riscv64-unknown-elf, permitindo a correta execução do fluxo de cross-compilation para a arquitetura RV32I.

Também foram realizados testes do target make fpga, validando a geração do arquivo kernel.bin utilizado nos fluxos de upload, simulação e execução em hardware.

Principais Alterações

• Ajuste da toolchain utilizada pelo Makefile
• Correção do fluxo de cross-compilation RV32I
• Validação do target make fpga
• Geração correta do arquivo build/kernel.bin
• Configuração do ambiente MSYS2 UCRT64 para o fluxo de build
• Integração do Build System com a toolchain RISC-V instalada

Impacto Arquitetural

As alterações consolidam a infraestrutura de build do projeto, garantindo alinhamento entre:

• toolchain RISC-V;
• arquitetura RV32I;
• geração de artefatos para FPGA;
• fluxo de automação baseado em GNU Make.

Tipo do Pull Request

• Bug Fix
• Remoção
• Novo Recurso
• Refatoração
• Outros