설계와 검증에서, 온디바이스 AI로 확장하는 엔지니어
RTL 설계뿐만 아니라 설계한 하드웨어가 의도한 대로 동작하는지를 검증하는 과정에 관심이 있습니다. SystemVerilog/UVM 기반 Testbench를 구성하고, Scoreboard와 Functional Coverage를 활용해 기능을 검증하며 FPGA 보드에서 실제 동작까지 확인하는 프로젝트를 수행해왔습니다.
디지털 설계·검증 경험을 기반으로 임베디드 시스템과 온디바이스 AI까지 이해의 범위를 넓혀가며, 시스템 전체를 이해하는 Design Verification 엔지니어를 목표로 하고 있습니다.
설계 · 검증
- Verilog / SystemVerilog
- UVM / Functional Verification
- Testbench / Scoreboard / Functional Coverage
- RTL Simulation / Waveform Debugging
FPGA · Embedded Systems
- FPGA / Basys3
- MicroBlaze / AXI4-Lite
- Embedded C / Bare-metal
- ARM Cortex-M4 / STM32
- I2C / SPI / UART / PWM
Tools · Platforms
- Vivado / Vivado Simulator
- Quartus Prime
- Vitis
- VCS / Verdi
- Git / GitHub
- GNU Make / GCC
- Logic Analyzer
Graduate
- On-Device AI 기반 차량 내 잔류 탑승자 위험 감지 및 능동 안전 시스템 — NVIDIA Jetson Orin Nano 기반 3-System 통합 프로젝트 (졸음운전 감지 / 잔류 탑승자 감지 / 얼굴 인증 보안)
- FPGA 기반 실시간 4컷 포토부스 시스템 — OV7670 카메라 캡처, 필터, 마커 인식 스티커/낙서 편집, VGA 출력, UART 전송 (7인 팀, Edit Engine 담당)
- AXI4-Lite / APB UVM VIP + RV32I 5-Stage Pipeline CPU 검증 — SystemVerilog/UVM 기반 개인 검증 프로젝트 (Coverage 100%, Scoreboard 100% PASS)
- ARM-Cortex_M4 기반 Bare-metal 스마트 도어락 — STM32F411RE, HAL 없이 레지스터 직접 제어 (키패드/LCD/도트매트릭스/서보 PWM)
- Custom AXI I2C Master IP + MicroBlaze SoC — AXI4-Lite 기반 커스텀 페리퍼럴 통합 SoC, UVM 검증 (Reaction Test 애플리케이션)
- UVM 기반 SPI/I2C Functional Verification — SPI/I2C RTL 설계 및 UVM 검증, Logic Analyzer로 FPGA 실측 파형까지 검증
- RV32I Single Cycle CPU — RV32I 명령어 서브셋 지원 SystemVerilog CPU 설계
- UART + FIFO + ASCII Decoder Verification — Class-based Testbench 기반 End-to-End 기능 검증
- UART + FIFO + SENSOR + Stopwatch/Watch — FPGA 통합 시스템, SR04/DHT11 센서 연동 (4인 팀)
- UART Loopback — FSM 기반 UART 송수신 구조 및 Loopback 검증
- Stopwatch & Watch — Control Unit(FSM) / Datapath 분리 구조의 FPGA 시계 시스템
Undergraduate
- FPGA 기반 Adaptive Cruise Control (ACC) — DE10-Standard 기반 HPS-FPGA 연동 자율주행 보조 시스템
프로젝트에 대한 상세설명은 choiminyoung.com 에서 확인하실 수 있습니다.