Skip to content

parisi18/LabAOC

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 

History

2 Commits
 
 

Repository files navigation

LabAOC

IN PROGRES... 😄

🇧🇷 Projeto completo de uma CPU e memória RAM utilizando Verilog, sendo que, as entregas são divididas em etapas:

  • PC1: Conjunto de Instruções e Arquitetura Base
  • PC2: Implementação em Verilog da Unidade de Processamento
  • PC3: Implementação em Verilog da Unidade de Controle
  • PC4: Desenvolvimento Final

Cada etapa contém, seu planejamento, execução e relatório em LaTeX.

🇺🇸 Complete project of a CPU and RAM memory using Verilog, where the deliveries are divided into stages:

PC1: Instruction Set and Base Architecture PC2: Verilog Implementation of the Processing Unit PC3: Verilog Implementation of the Control Unit PC4: Final Development Each stage includes planning, execution, and reporting in LaTeX.

About

Developed at UNIFESP - Federal University Of São Paulo State

Resources

Stars

Watchers

Forks

Releases

No releases published

Packages

 
 
 

Contributors